## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-240942

(43)Date of publication of application: 25.09.1990

(51)Int.CI.

H01L 21/60

(21)Application number: 01-061722

(71)Applicant: SHARP CORP

(22)Date of filing:

14.03.1989 (72)Inventor

(72)Inventor: INADA KIYOSHI


SATOU TOMOTOSHI

YOSHIDA YUICHI

### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To reduce the stiffness of a semiconductor device and to relax the concentration of stress occurring in a part of connection by forming a plurality of grooves on the reverse side at a prescribed interval. CONSTITUTION: A silicon large-scale integrated circuit 1 as a semiconductor device is shaped in a rectangular plate and has a construction wherein a plurality of halfgable-shaped grooves 1a are cut on the reverse side thereof. These grooves 1a are formed in parallel and at a prescribed interval in the direction intersecting the longitudinal direction of an Si chip 1 perpendicularly, while projecting electrodes 4 are formed on the surface of the Si chip 1. On the surface of a circuit board 2, on the other side, leads 3 are provided in projection at positions corresponding to the projecting electrodes 4 when the Si chip 1 is bonded by a facedown method. These leads 3 are formed in the shape of a thin film by using a composite conductive material such as ITO (Indium-Tin-Oxide). According to this constitution, it is



possible to reduce the stiffness of the semiconductor device and to relax reliably the concentration of stress occurring in a part of connection.

#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

# THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

10 特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

平2-240942

Silnt. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)9月25日

H 01 L 21/60

311 S

6918-5F

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 半導体装置

> 頭 平1-61722 网特

20出 頤 平1(1989)3月14日

四発 明 者 稲田 紀世史 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

@発 明 者 佐 藈 知移 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

何杂

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

シャープ株式会社 の出 質

大阪府大阪市阿倍野区長池町22番22号

199代 理 人 弁理士 原

1. 発明の名称

半導体装置

2. 特許請求の範囲

1. フェースダウン方式により回路基板上にボ ンディングする半導体装置において、

裏面に複数の沸が所定の間隔で形成されている ことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、フェースダウン方式によりボンディ ングする半導体装置に関するものである。

「従来の技術」

回路基板上に半導体装置をフェースダウン方式 でポンディングする場合、ボンディング方式とし ては、フリップチップ方式やピームリード方式等 が知られている。これらのボンディング方式を説 明すると以下の通りである。

フリップチップ方式は、予め半遺体チップの電

極郎にはんだパンプを形成しておき、予備はんだ した国路基板の導体部に、フェースダウンではん だ付けする方式である。また、ビームリード方式 は、半導体製造工程におけるウエハ段階で、微細 なAu(金)のピーム状のリードを半導体チップ・ の電極部に形成しておき、これをフェースダウン で国路基板上のAu準体パターンに位置合わせし て熱圧着する方法である。

以上のような半導体装置において、周囲温度が 変化すると回路基板と半導体装置の熱脳張係数が 互いに異なるために応力集中が接続部に生じ、接 統不良の発生や信頼性の低下の主原因になってい る。そこで、従来はこれらの問題点に対し下記に 示すような対策が施されている。

- 、(1)半導体装置と熱膨張係数の差が小さい 材質の回路基板を使用する。
  - (2)接続部に生じる応力集中を提和する手 段を設ける。
  - (3) 樹脂等で応力集中の生じる接続部を補 強する。

ここで、上記(2)について説明すると下記の 通りである。

第5図に示すように、S1チップ11の表面の 電極部14と回路拡振12の表面に突設されたリード13…とが応力集中緩和リード16…により 接続されている。この結果、周囲温度が変化して も、Siチップ11と回路延板12との接続部で ある応力集中緩和リード16…が応力集中を緩和 させるので、接続不良の発生や信頼性の低下を防止することが可能である。

#### (発明が解決しようとする課題)

ところが、上記従来の実装構造では、下記に示すような各種の問題点を有している。

即ち、上記(1)では、確実に接続部に生じる 応力集中は軽減できるが、使用する回路基板の材質が制限され、それに伴って汎用性がなくなりコ スト高になる。

また、上記(2)では、半導体装置の端子数が 増加し端子配列が微小ピッチになると、リード1 6 …を数けることが事実上困難になり、非常にコ スト高になる。この傾向は、半導体装置が大型化 されるに伴い顕著になる。

一方、上記 (3) は、最も容易に実施可能であるが、課題を本質的に解決するものではなく、かつ、樹脂の選定が非常に難しい。

#### (課題を解決するための手段)

本発明に係る半導体装置は、上記課題を解決するために、フェースダウン方式により回路基板上にボンディングする半導体装置において、裏面に 複数の満が所定の関隔で形成されていることを特 徴としている。

#### (作用)

上記の構成により、フェースダウン方式により 半導体装置が回路基板にボンディングされた後に 、周囲温度が変化して上記の半導体装置と回路基 板とがそれぞれの熱脳張係数に従って膨張して歪 みを生じても、上記所定の間隔で形成されている 複数の清が半導体装置の隣性を低下させ、接続部 に生じる応力集中を確実に扱和することができ、 これに伴い接続不良の減少および信頼性の向上を

計ることが確実にできる。

#### (実施例)

本発明の一実施例を第1図および第2図に基づいて説明すれば、以下の通りである。

第1関に示すように、半導体装置としてのシリコン大規模集積回路(以下、Siチップと称す) 1は、長方形の板状を成し、その裏面に複数の半切要状の溝1a…を刺数した構成になっている。

この漢1 a … は、第2図に示すようにSiチップ1の長手方向に対して直交する方向に、所定の関係をおいて平行に形成されている。本実施例でのSiチップ1の形状は、長辺10 m、短辺6 m、の長方形で、厚みは0.53 mであり、表面には突起電極4 … が形成されている。

一方、回路基板2の表面には、Siチップ1がフェースダウン方式によりボンディングされる時に、リード3…が上記の実起電極4…と対応する位置に突設されている。このリード3…は、1 TO(1 n d i u m - T i n - O x i d e)等の複合導電材料を使用して薄膜状に形成されている。

また、回路基板 2 は、本実施例では一般的なソーダガラスの材質のものを使用しているが、ガラス以外のセラミックやガラスエボキシ系等の材質のものも使用可能である。

上記のSIチップ1の表面に突酸されている突起電極4…と回路基板2上に突散されているリード3…とは、図示しない導電性樹脂ペーストによりボンディングされている。ボンディング剤としては導電性樹脂ペースト以外に異方性薬電膜、UV便化形樹脂等も使用することができる。 尚、 可電性樹脂ペーストの硬化は、100~150℃に加熱して行われる。

上記の構成において、回路基板 2 上に S i チップ 1 をフェースダウン方式にてボンディングする場合、 S i チップ 1 の突起電極 4 …と回路基板 2 のリード 3 …とが導電性樹脂ペーストによりボンディングされる。

このような半導体装置において、その周囲温度が変化した場合、ソーダガラス製の回路基板2は、その線膨張係数(約8×10・/で)に基づい

٦

上記の特性を確認するために、導電性樹脂ペースト硬化後の接触抵抗値の測定により接続部の接続抵抗値の測定により接続部の接続ない場合は、1400年央からの距離が違いほど接触抵抗値が大きくなる傾向がある。これに対して、本実施例のSIチップ1の場合、即ち溝1a…が裏面に形成されている合は、この傾向が大幅に整波され、接触抵抗値はSIチップの中央からの距離に関係なくほぼ一定になり、応力集中が確実に提和されていることがわかった。さらに、依頼

平行に形成される。

#### 〔発明の効果〕

本発明に係る半導体装置は、以上のように、フェースダウン方式により国路基板上にボンディングする半導体装置において、裏面に複数の溝が所定の間隔で形成されている構成である。

これにより、裏面に形成された複数の溝が半導体装置の関性を低下させ、接続部に生じる応力集中を確実に緩和することができる。これに伴い接続不良の減少および信頼性の向上を計ることが可能となる等の効果を併せて奏する。

#### 4. 図面の簡単な説明

第1図および第2図は本発明の一実施例を示すものであって、第1図は回路基板上にSiチップをフェースダウン方式でボンディングした状態を示す正面図、第2図は溝の形成状態を示す平面図、第3図は他の実施例を示すものであって、正度を形に近い板状を成すSiチップの溝の形成状態を示するのであって、細長い板状を成すアスペクト比の大き

性検査の結果においても、顕著にその信頼性が向 上しているのがわかった。

ところで、本実施例では半導体装置としてSi チップを回路基板上にフェースダウン方式でボン ディングする場合について説明しているが、Si チップに限定されるものではなく、他の4族半導 体や化合物半導体(3-5族および2-6族化合 物半導体等)等にも適用可能であると共に、Si チップ1の裏面に形成された溝の形状・深さ・ビッチ等も本実施例に示したものに限定されるの ではない。また、液晶表示装置等の平板ディスプレイの実装にも適用可能である。

商、溝1a…はSiチップの形状に応じて、その形状を形成することができる。例えば第3図に示すように、正方形に近い板状を成すSiチップ21のような場合、溝21a…が格子状に所定の間隔をおいて形成される。また、第4図に示すように、細長い板状を成すアスペクト比の大きいSiチップ31のような場合、溝31a…が長手方向に対して直交する方向に、所定の間隔をおいて

いS 1 チップの溝の形成状態を示す平面図、第5 図は従来例を示すものであって、S 1 チップをフェースダウン方式により回路基板上にボンディングした状態を示す正面図である。

1・21・31はS1チップ(半導体装置)、 2は回路基板、3…はリード、4…は配線用電極 、1a…・21a…・31a…は沸である。

> 特許出職人 シャープ 株式会社 代理人 弁理士 原 継 振荡

## 特閒平2-240942 (4)

